

[文章编号] 1007-7405(2015)04-0276-05

# AIS 基带信号的接收与处理

张小龙，林长川

(集美大学航海学院，福建 厦门 361021)

**[摘要]** 为了提高船舶在海上航行的安全性，根据 AIS 基带信号的特点，采用 CMX7042 调制解调芯片，结合 ARM 嵌入式技术，设计了 AIS 基带信号接收模块。对 AIS 基带信号接收处理，按照 AIS 标准语句格式打包处理，进行了 AIS 系统软硬件设计与实现。测试结果表明接收数据符合设计要求，同时该 AIS 接收模块的灵敏度与标准相比有所提高。

**[关键词]** 自动识别系统；基带信号；嵌入式；CMX7042 芯片

**[中图分类号]** U 666.159

**[文献标志码]** A

## Study on Receiving and Processing of AIS Baseband Signals

ZHANG Xiao-long, LIN Chang-chuan

(Navigation Institute, Jimei University, Xiamen 361021, China)

**Abstract:** In order to improve the safety of ships at sea, based on the study on AIS baseband signals, combined with ARM embedded technology, a CMX7042 modem chip is used to design an AIS baseband signal receiving module. Software and hardware are designed and implemented after AIS baseband signals have been received, processed and packaged according to standard AIS wording format. The test results show that the system can meet the design requirements, and the sensitivity of the AIS receiving module is higher than the set standard. This is of practical value to the development and research of AIS.

**Key words:** Automatic Identification System (AIS); baseband signal; embedded; CMX7042 chip

## 0 引言

为了提高船舶间的识别能力、防止船舶发生碰撞，越来越多的船舶配备了 AIS (Automatic Identification System) 设备。另外，海事管理部门通过岸台与船舶 AIS 之间的信息交换，完成对所管辖水域内船舶的监管，同时提高了水域内海上搜救能力。虽然 AIS 在我国已经普及，但大多数 AIS 主流产品还是采用国外技术。文献 [1] 对 B 类 AIS 基带通信单元进行了设计与实现，使用 AIS 数据处理芯片 CMX7032，结合 8 位单片机 Atmega 128，完成了 AIS 电文数据的处理。笔者使用 AIS 数据处理芯片 CMX7042，结合处理速度更快的 32 位 ARM 处理器 STM32，对 AIS 接收信号进行了处理，并针对实际应用需求，对 AIS 接收信机进行设计与实现。

## 1 AIS 基带信号分析

AIS 信号采用 GMSK (Gaussian Filtered Minimum Shift Keying) 的调制解调方案<sup>[2]</sup>。采用 TDMA

[收稿日期] 2014-11-22

[修回日期] 2015-04-17

[基金项目] 交通运输部应用基础（主干学科）研究项目（2014329815090）

[作者简介] 张小龙（1988—），男，硕士生，从事交通信息工程及控制方向研究。

(Time Division Multiple Access) 通信方式<sup>[3]</sup>, AIS 系统采用了帧的概念, 把每个 AIS 信道的时间分成固定的时隙, 一组时隙组成一帧, 一帧是 1 min, 分为 2250 个时隙。采用 HDLC (High-Level Data Link Control) 数据通信链路控制规程, NRZI (No Return Zero-Inverse) 数据编码方式, AIS 空中传输速率为 9600 bit/s<sup>[4]</sup>。AIS 数据传输时序如图 1 所示。

由图 1 可知, 开始缓冲的时隙范围为  $T_0 \sim T_A$ , 时间点  $T_0$  代表着一个时隙时间分配开始为 0 ms, 时间点  $T_A$  代表发送训练序列开始, 为第 0.832 ms。时间点  $T_c$  为发送起始标志, 为第 3.328 ms。时间点  $T_b$  为报文数据发送开始, 为第 4.160 ms。时间点  $T_e$  为结束标志开始, 为第 24.128 ms。时间点  $T_f$  为功率滑坡为零, 为第 25.128 ms。时间点  $T_g$  当前传输时隙结束, 为第 26.67 ms。数据包总长度为 256 bit, 开始缓冲为 8 bit, 训练序列 24 bit, 起始标志 8 bit, 报文数据 168 bit, 帧校验序列 16 bit, 结束标志 8 bit, 结束缓冲 24 bit<sup>[5]</sup>。




图 1 AIS 数据传输时序

Fig.1 AIS data transfer timing

## 2 系统硬件设计

本次设计的主控制处理器选用 STM32 芯片, AIS 基带数据处理选用 CMX7042 芯片。系统硬件结构框图如图 2 所示。




图 2 AIS 接收信号处理框图

Fig.2 AIS received signal processing block

AIS 电文经过 AIS 天线进入射频前端电路，进行滤波、信号放大、混频等一系列操作，将甚高频 AIS 信号转化为 AIS 低频信号，进入 CMX7042 芯片，进行 AIS 信号的解调与处理，最后在 PC 超级终端显示经过主控制器打包的 AIS 标准信号。

CMX7042 芯片是一款高度集成的 AIS 基带信号处理芯片，用于船舶安全航行的自动识别设备中，它完全符合 AIS 接收机的性能要求，主要用于实现报文的基带收发处理功能。

STM32 与 CMX7042 通过 C\_ BUS 总线连接，C\_ BUS 由 CSN、RDATA、CDATA、SCLK 四条信号线组成。从而完成 STM32 对 CMX7042 的数据的传输与读取。

CMX7042 的 IRQN 引脚与 STM32 的 PC4 管脚相连，将 STM32 的 PC4 管脚配置为外部中断模式，下降沿触发中断发生。设置 CMX7042 的中断标志寄存器 CE 与状态寄存器 C6 相应的位，设置的位由 0 变为 1 时，IRQN 引脚电平将由高到低变化，从而使 STM32 进入中断，在中断中查询状态寄存器 C6 的数据位状态。

STM32 与 PC 通过串口 USART1 连接，根据数据位的状态，读取 AIS 消息。由于 STM32 输出的是 TTL 电平，PC 端是 RSZ32 电平，经过 MAX3232E 芯片将 TTL 电平转为 RSZ32 电平之后，才能将接收的 AIS 信息正确地显示，同时将程序调试结果进行显示。

### 3 系统软件设计

主控制器 STM32 的配置包括系统时钟、外设 SPI、外部中断、串口、引脚等。此次设计的串口波特率为 115 200 bit/s，1 个起始位，8 个数据位，1 个停止位。串口设置为中断读取方式。

芯片 CMX7042 配置主要包括功能函数 FI 加载、系统时钟、接收增益、解调所需的参数等。CMX7042 工作之前必须要先加载功能函数，才能进行 AIS 基带信号的处理。

AIS 接收任务框图如图 3 所示。AIS 接收系统程序框图如图 4 所示。




图 3 AIS 接收任务框图

Fig.3 AIS receiver task block diagram




图 4 AIS 接收系统程序框图

Fig.4 AIS receiver system block diagram

首先应开启 AIS 信号处理芯片 CMX7042 的解调功能, 进行有效 AIS 电文的检测, 舍弃不正确的 AIS 数据, 正确的 AIS 数据保留在 CMX7042 的数据缓冲区中, 通过主控制芯片 STM32 进行有效数据的读取, 并按照标准的 AIS 语句格式进行打包处理, 最终进行 AIS 语句的显示。

## 4 AIS 接收信号测试结果与分析

本设计主要完成 AIS 信号的接收与打包处理, 接收功能模块包含 Rx1 和 Rx2 两路接收通道, 每一路接收通道都具有双缓冲区和单独的解调器。启动解调任务后, 当检测到一个有效 AIS 数据时, 接收通道由空闲状态转换为接收状态, CMX7042 先进行 GMSK 信号解调, 在数据流上先执行 HPLC 和 NRZI 解码, 接着去填充位, 最后计算 CRC 校验码。在数据接收完毕后, 接收通道的状态由接收状态转换为空闲状态或者错误状态, 出现错误时将终止当前接收通道的接收任务并舍弃电文, 没有错误时解调器直接将接收到的数据保留在 CMX7042 接收数据缓冲区。之后, 命令寄存器通过数据任务, 将缓冲区内的数据转移到读数据寄存器中, 主控制器 STM32 可以通过 C\_BUS 总线读取读数据寄存器中的电文, 对电文打包处理。由于每个接收通道是双缓冲区, 所以当一个缓冲区在接收数据时, 另一个缓冲区中的数据可以被读取。此外, 每一个缓冲区都可以容下 5 个时隙的 AIS 电文。

图 5 是通过 AIS 芯片 CMX7042 实际接收的一条报文。由图 5 可知, 此次接收数据长度为 0x1C, 即数据长度为 168 bit, 前三个字节 0x95, 0x55, 0x55 是 AIS 数据包中的训练序列, 0x7E 是开始标志, 0x04 到 0x9E 是 AIS 的有效数据, 0x18 和 0xD7 是该接收数据的校验码, 最后的 0x7E 是此条 AIS 的结束标志。根据 AIS 基带信号分组格式, 可知所接收数据符合系统设计要求。

当接收到原始数据后, 需要先将 8 位的 16 进制数据转化为 6 位的有效数据, 再根据 IEC61162-1 ASCII 字符码表格, 将 6 位有效数据转换为代表该 6 位有效数据的 8 位 ASCII 码<sup>[6]</sup>。6 位有效数据转换为 8 位 ASCII 码流程图如图 6 所示。

最后将 AIS 数据按照图 7 所示的 AIS 标准格式进行打包处理。由图 5 可知, 上面接收的 AIS 语句打包为“! AIVDM, 1, 1,, A, 16: @ fOPP008Lwm0 > 3AD0owvJ0 <2N,0 \* 40”。可知该电文语句总数为 1, 语句顺序号为 1, A 通道接收, 此次接收的数据只需要用一条数据包表示, 此报文不需要填充比特数。

```
CMX7032/CMX7042 is now ready for use.
data_length=0x1C, dc_offset=0x1450, time_of_arrival=0xB0, SlotCounter=0x87
aisDatas :
0x95 0x55 0x55 0x7E 0x4
0x62 0x90 0xB9 0xF8 0x20
0x0 0x2 0x1C 0xFF 0x50
0xE 0xD 0x15 0x0 0xDF
0xFF 0x9A 0x0 0xC0 0x9E
0x18 0xD7 0x7E
Rx1' datas : 16:@fOPP008Lwm0>3AD0owvJ0<2N,0*40
!AIVDM,1,1,A,16:@fOPP008Lwm0>3AD0owvJ0<2N,0*40
```

图 5 AIS 报文接收与打包显示

Fig.5 AIS message reception and packaged display




图 6 6 位有效数据转为 8 位 ASCII 码流程图

Fig.6 6 valid data into eight ASCII code flowchart




图 7 AIVDM 标准格式

Fig.7 AIVDM standard format

为了测试接收模块的接收灵敏度，通过 AIS 发射模块发射自定义的 101 条 18 号电文消息，将 MMSI 号从 0 自加到 100，其余参数都设置为 0，1 s 发射一条 AIS 电文，通过综测仪进行模拟发射频率信号强度的设定，综测仪设置发射信号强度为 -107 dBm，频率 162.025 MHz，经过海图机测试正好接收 101 条电文，说明设置的接收模块性能良好。经过多次测试，海图机都是显示 101 条电文，说明了设置的接收模块的稳定性和程序算法的正确性。另外设置综测仪频率为 161.975 MHz，同样在 -107 dBm 下模拟发射，综测仪连接接收模块另一个通道，海图机显示的也为 101 条接收消息，说明此 AIS 接收模块满足设计要求。经过信号强度设置的不断变化，发现在综测仪设置到 -116 dBm 时，接收模块接收的 AIS 电文仍为 101 条，比最低标准 -107 dBm 高，更加说明此接收模块的灵敏度高。




图 8 AIS 接收模块灵敏度测试

Fig.8 AIS receiver module sensitivity test

## 5 结论

本次设计通过 ARM 与 AIS 处理芯片相结合的方式，实现了 AIS 基带信号接收与 AIS 标准语句打包处理。通过实际测试，对接收的 AIS 报文数据进行分析，符合系统设计要求，同时接收模块灵敏度有所提高。

### [ 参 考 文 献 ]

- [1] 徐盈莹. B 类 AIS 基带通信单元及协议的设计实现 [D]. 大连: 大连海事大学, 2011: 1-3.
- [2] 熊于菽. GMSK 调制解调技术研究 [D]. 重庆: 重庆大学, 2007. 21-40.
- [3] 信召举. 基于 TDMA 的船舶自动识别系统 (AIS) 监测性能分析与研究 [D]. 天津: 天津理工大学, 2011.
- [4] 谭喜堂, 王东响, 朱琴跃, 等. HPLC 协议一致性测试系统的研究 [J]. 计算机测量与控制, 2014, 22(1): 63-65.
- [5] 孙文力, 孙文强. 船载自动识别系统 [M]. 大连: 大连海事大学出版社, 2004: 17-36.
- [6] 袁安存, 张淑芳. 通用船载自动识别系统国际标准汇编 [M]. 大连: 大连海事大学出版社, 2003: 157-168.

(责任编辑 陈 敏 英文审校 周云龙)